(19) 日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開2004-5053 (P2004-5053A)

最終頁に続く

(43) 公開日 平成16年1月8日 (2004. 1.8)

(51) Int.C1. ⁷	FI			テーマ	アコード(参	考)
GO6F 13/38	GO6F	13/38	320A	5 B C	014	
GO6F 3/00	G06F	3/00	F.	5.B C	58	
GO6F 13/14	G06F	13/14	310F	5 B C	77	
GO6K 17/00	G06K	17/00	С			
		審查請求	求 未謂求	謂求項の数 4	OL (£	≥ 20 頁)
(21) 出願番号	特願2002-158061 (P2002-158061)	(71) 出願人	. 000005	821		
(22) 出願日	平成14年5月30日 (2002.5.30)	松下電器産業株式会社				
		大阪府門真市大字門真 1 O O 6 番地 (74) 代理人 100062926				
			弁理士	東島 隆治		
		(72) 発明者	笠原	哲志		
			大阪府	門真市大字門真	1006番	地 松下
			電器産	業株式会社内		
		(72) 発明者	足立	達也		
			大阪府	門真市大字門真	1006番	地 松下
			電器産	棠株式会社内		
		(72) 発明者	加藤	勇雄		
			大阪府	門真市大字門真	1006番	地 松下
			電器産	柴株式会社内		


(54) 【発明の名称】複合入出力装置

(57)【要約】

【課題】ホストとの間のパスを共用する二以上の入出力 装置の複合であり、データ転送速度を高く維持しつつ、 せれぞれの装置の出力信号による他方の装置の入出力処 理に対する妨害を抑制することで、データ通信に対し高 い信頼性を確保する入出力装置を提供する。

【選択図】

図 1



【特許請求の範囲】

【請求項1】

- (A) ホストと第一の機能部との間で交換される信号を中継するための第一のホストインタフェース:
- (B) 前記ホストと第二の機能部との間で交換される信号を中継するための第二のホストインタフェース:
- (C) 前記第一のホストインタフェースと前記第二のホストインタフェースとをそれでれ前記ホストへ接続し、それらのホストインタフェースにより共用される双方向信号線を含むパス:及び、 -
- (D) 前記第一のホストインタフェースと前記第二のホストインタフェースとの内、一方のホストインタフェースから前記双方向信号線への信号出力時、その双方向信号線から他方のホストインタフェースへの信号を遮断するための入力遮断部: を有する複合入出力装置。

【請求項2】

- (A) ストロープ信号に従い、入力信号を前記双方向信号線へ出力し、又は遮断するためのトライステート出力パッファ、を前記複合入出力装置が有し:
- (B) 前記第一のホストインタフェースと前記第二のホストインタフェースとのそれぞれが、前記ホストとの間で交換される信号のための入力端子と出力端子、及び、前記ストロープ信号を出力するためのストロープ出力端子、を含み:
- (C) 前記入力遮断部状、
- (a) 前記双方向信号線から信号を入力するための共通入力端子、
- (6) 前記トライステート出力パッファへ信号を出力するための共通出力端子、
- (c) 前記トライステート出力パッファへ前記ストロープ信号を出力するための共通ストロープ出力端子、
- (d) 前記第一のホストインタフェースの出力端子からの信号と前記第二のホストインタフェースの出力端子からの信号との論理和を計算し、 その計算結果を前記共通出力端子へ出力するための第一の論理和演算部、
- (e) 前記第一のホストインタフェースからの前記ストロープ信号と前記第二のホストインタフェースからの前記ストロープ信号との論理和を計算し、その計算結果を前記共通ストロープ出力端子へ出力するための第二の論理和演算部、
- (f) 前記第二のホストインタフェースからの前記ストロープ信号に応じ、前記共通入力端子がら前記第一のホストインタフェースの入力端子への信号を遮断するための第一のマスク、及び、
- (3) 前記第一のホストインタフェースからの前記ストロープ信号に応じ、前記共通入 力端子から前記第二のホストインタフェースの入力端子への信号を遮断するための第二の マスク、

を含む;

·請求項1記載の複合入出力装置。

【請求項3】

- (A) ホストと第一の機能部との間で交換される信号を中継するための第一のホストインタフェース:
- (B) 前記ホストと第二の機能部との間で交換される信号を中継するための第二のホストインタフェース:
- (C) 前記第一のホストインタフェースと前記第二のホストインタフェースとをされてれ前記ホストへ接続し、されらのホストインタフェースにより共用される信号線を含むパス:及び、
- (D) 前記第一のホストインタフェースと前記第二のホストインタフェースとの内、一方のホストインタフェースがら前記信号線への信号の出力時、他方のホストインタフェースからその信号線への信号を遮断するための出力調停部:

を有する複合入出力装置。

50

20

【請求項4】

(A) 前記第一のホストインタフェースと前記第二のホストインタフェースとのせれせれが、前記ホストとの間で交換される信号のための出力端子、及び、 せの信号の出力を通知するストロープ 信号を出力するためのストロープ 出力端子、を含み:

(B) 前記出カ調停部が、

(の) 前記信号線へ信号を出力するための共通出力端子、

(b) 前記第二のホストインタフェースからの前記ストロープ信号に応じ、前記第一のホストインタフェースの出力端子から前記共通出力端子への信号を遮断するための第三のマスク、 - -

(c) 前記第一のホストインタフェースからの前記ストロープ信号に応じ、前記第二のホストインタフェースの出力端子から前記共通出力端子への信号を遮断するための第四のマスク、及び、

(d) 前記第三のマスクを通過した前記第一のホストインタフェースの出力端子から前記共通出力端子への信号と、前記第四のマスクを通過した前記第二のホストインタフェースの出力端子から前記共通出力端子への信号との論理和を計算し、その計算結果を前記共通出力端子へ出力するための第三の論理和演算部、

を含む:

請求項3記載の複合入出力装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、外部の精報処理機器との間でデータ通信を行うための入出力装置に関し、特に、その精報処理機器との間のバスを共用する二以上の入出力装置の複合に関する。

[0002]

【従来の技術】

情報技術の飛躍的進歩及び爆発的普及により、多種多様な情報処理機器が相互に接続され、様々なデータを交換できる。それらのデータ通信を担う入出力装置(インタフェース)には、下位互換性を含め、多種多様な情報処理機器についての汎用性が要求される。その上、情報処理機器全体に対する小型軽量化の要請に伴い、入出力装置自体に対しても小型軽量化が求められる。

[0003]

従来の入出力装置の一例として、マルチメディアカード(MMC、登録商標)又はSDカードのようなICカードが知られる。このICカードは、特定のインタフェース内蔵の数cm角の小カードである。ICカードは精報処理機器(ホスト)に設けられた専用スロットに差し込まれ、ホストとデータを交換する。そのスロットを様々な精報処理機器へ組み込むことで、上記のICカードは多種多様な精報処理機器に対する汎用性を獲得する。

[0004]

上記のICカードの種類にはメモリカードとI/Oカードとがある。

メモリカードはフラッシュメモリ内蔵のカード型記録媒体である。複数のホストが同じメ モリカードを共用し、相互のデータ交換を実現する。

図3は、従来のメモリカード100とホストHとの間でのデータ交換を示すプロック図である。

[0005]

メモリカード100は、少なくとも一本のデータ線DAT、コマンド線CMD、クロック線CLK、電源線VDD、及びグラウンド線VSSを含むパス3で、ホストHと接続される。メモリカード100はホストHから、電源線VDDとグラウンド線VSSとを通し、電力を供給される。

ホストインタフェースモジュール(HIM)11は、データ線DATとコマンド線CMDとを通し、ホストHとの間でデータを交換する。そのデータ転送は、クロック線CLKを通しホストHから送出されたクロックに従い、同期通信で実行される。

10

20

30

40.

`ホストHはHIM11との間のデータ通信を通じ、メモリ部12に対し、その内部のフラッシュメモリヘデータを書き込み、又はそのフラッシュメモリからデータを読み出すよう に指示する。

[0006]

データゲート 4 D はデータ入力 バッファ 5 D とデータ出力 バッファ 6 D とを含み、データ 線 D A T と H I M 1 1 との間でデータを中継する。ここで、データ出力 バッファ 6 D はト ライステート出力である。

データ線 D A T はデータ入力パッファ 5 D の入力端へ結線される。データ入力パッファ 5 D の出力端は、 H I M 1 1 のデータ入力ポート I p へ結線される。 -

H I M 1 1 のデータ出力ポート O D とデータストロープ出力ポート C D とは、データ出力パッファ 6 D の入力端とストロープ入力端とへ されぞれ 結線される。データ出力パッファ 6 D の出力端はデータ線 D A T へ結線される。

[0007]

コマンドゲート 4 Cはコマンド入力パッファ 5 C とレスポンス出力パッファ 6 C とを含み、コマンド線CMD 2 H I M 1 1 との間でコマンド/レスポンスを中継する。ここで、レスポンス出力パッファ 6 C はトライステート出力である。

コマンド線CMDはコマンド入力パッファ5Cの入力端へ結線される。コマンド入力パッファ5Cの出力端は、HIM11のコマンド入力ポートIcへ結線される。

H I M 1 1 のレスポンス出力ポートO_C とレスポンスストロープ出力ポートC_C とは、レスポンス出力パッファ 6 C の入力端とストロープ入力端とへ、それぞれ結線される。レスポンス出力パッファ 6 C の出力端はコマンド線 C M D へ結線される。

[0008]

ホストHとHIM11との間のデータ通信には、次の二つのモードがある。

<第一のモード>

第一のモードでは、データ線 DATとコマンド線 CMDとがそれぞれ双方向信号線として利用される。それにより、両信号線上のデータ通信が一般に並行する。

データ線DATでは、メモリ部12内のフラッシュメモリから読み出されたデータ、及び そのフラッシュメモリへ書き込まれるデータが伝送される。そのとき、データは、データ 線DATのいずれかを通しシリアルに、又はデータ線DATの全てを通しパラレルに転送 される。

 $H \ I \ M \ 1 \ 1 \ t$ 、データ出力ポート O_D からのデータ出力時のみ、データストロープ出力ポート C_D からストロープ信号を出力する。 それにより、データ入力ポート I_D へ入力されたデータの送信元を容易に識別できる。

[0009]

コマンド線CMDでは、ホストHからメモリカード100へのコマンド、及びそのコマンドに対するHIM11のレスポンスが伝送される。

 $HIM11は、レスポンス出力ポート<math>O_C$ からのレスポンス出力時のみ、レスポンスストロープ出力ポート C_C からストロープ信号を出力する。それにより、コマント入力ポート I_C へ入力された信号がコマンド又はレスポンスのいずれであるのかを容易に識別できる

[0010]

第一のモードでは、ホストHはメモリカード100に対しカードアドレスを一つ割り当てる。ホストHからメモリカード100へ送出されるデータ及びコマンドは、そのカードアドレスを宛先アドレスとして含む。逆に、メモリカード100からホストHへ送出されるデータ及びレスポンスは、そのカードアドレスを送信元アドレスとして含む。こうして、ホストHはデータ通信の対象として、パス8へ接続された他の同様なICカード(図示せず)の中からメモリカード100を特定する。

[0011]

<第二のモード>

第二のモードでは、一本のデータ線DATとコマンド線CMDとがそれぞれ一方向信号線

30

20

40

として利用される。すなわち、第二のモードでは一つのシリアル通信だけが実現する。例えば、一本のデータ線 D A T を通し、メモリカード 1 0 0 からホストHへ向かう信号(上り方向の信号) だけが伝送される。その信号は、メモリ部 1 2 内のフラッシュメモリから読み出されたデータ、及びHIM11のレスポンスを含む。

ー方、コマンド線CMDを通し、ホストHからメモリカード100へ向かう信号(下り方向の信号)だけが伝送される。その信号は、メモリ部12内のフラッシュメモリへ書き込むためのデータ、及びホストHのコマンドを含む。

[0012]

第二のモードでは、ホストHは例えば、上り方向信号線以外のデータ線 DATの一本をカード選択信号線として利用する。ホストHはメモリカード100とのデータ通信時、メモリカード100のカード選択信号線だけをアサートする。こうして、ホストHはデータ通信の対象として、パス3へ接続された他の同様なICカード(図示せず)の中からメモリカード100を特定する。

[0013]

I/Oカードは、ホストと、そのホストとは別の情報処理機器又はネットワークとの間を接続する。例えば、I/Oカードはホストを携帯電話又は内部の無線通信部へ接続する。 それにより、ホストは、携帯電話回線網又は無線LANを通し、他の情報処理機器との間でデータ交換を実現する。その他に、I/Oカードはホストをディジタルカメラへ接続する。それにより、ホストはディジタルカメラにより撮像された画像データを取り込み、記録し又は編集できる。

上記の無線通信部及びディジタルカメラ等のように、上記の I / O カードによりホストと接続される様々な機能部をファンクションという。ファンクションの拡張により、単一の I / O カードで多種多様な機能をホストは獲得できる。

[0014]

図4は、従来のI/Oカード200とホストHとの間でのデータ交換を示すプロック図である。

I/Oカード200は、上記のメモリカード100と同様なバス3でホストHと接続される。すなわち、バス3は、データ線DAT、コマンド線CMD、クロック線CLK、電源線VDD、及びグラウンド線VSSを含む。I/Oカード200はメモリカード100と同様に、電源線VDDとグラウンド線VSSとを通し、ホストHから電力を供給される。【0015】

I/Oカード200はファンクションとして、例えば無線通信部22Aと撮像部22Bと を含む。無線通信部22Aは、例えば外部の無線LANに接続し、データを交換する。撮 像部22Bは、例えば電荷結合素子(CCD)等の撮像素子を含み、外部から取り入れた 光学像を画像信号へ変換する。

[0016]

HIM21はメモリカード100のHIM11と同様に、データ線DATとコマンド線CMDとを通し、ホストHとの間でデータを交換する。そのとき、データ転送はメモリカード100と同様、クロック線CLK上のクロックに従い同期通信で実行される。そのデータ通信により、ホストHは無線通信部22Aを通し無線LANへ接続し、撮像部22Bから画像信号を取り込む。

[0017]

I / O カード 2 0 0 は パス 3 との 接続 部について、 メモリカード 1 0 0 と 共通 する。 特 に 、 H I M 2 1 は パス 3 へ 接続 する 入 出 カポート について、 メモリカード 1 0 0 の H I M 1 1 と 共 通 する。 更 に、 パス 3 と H I M 2 1 との 間 に、 メモリカード 1 0 0 と 同 様 な テー タ ケート 4 D と コ マンド ケート 4 C と を 含む。

これらの共通の構成により、ホストHはメモリカード100と I / O カード200とのやれぞれとの間でのデータ通信を、共通の手順で実行できる。特に、カードの認識を含む初期設定について共通する。

[0018]

20 .

10

30

40

50·

【発明が解決しようとする課題】

メモリカード100と I / O カード 2 0 0 とは、ホスト H との間のパス 3 、及びそのパス接続部で共通する。従って、せれらの共通部分について単一の装置を共用できれば、メモリカード100 と I / O カード 2 0 0 との両方の機能を一枚のカード内に収め得る。そのように両機能を複合した I C カード(以下、複合 I / O カードという)が実現されれば、ホスト H は従来のスロットをそのまま利用し、メモリカード 1 0 0 と I / O カード 2 0 0 との両機能を同時に利用できる。

[0019]

図5は、複合 I / O カード 3 0 0 の内部構成の一例を示すプロック図である。この複合 I / O カード 3 0 0 はメモリユニット 3 1 と I / O ユニット 3 2 とを有する。 メモリユニット 3 1 は、従来のメモリカード 1 0 0 と同様な構成を含み、そのカードに対するコマンドと同じコマンドで制御される。 I / O ユニット 3 2 は、従来の I / O カード 2 0 0 と同様な構成を含み、そのカードに対するコマンドと同じコマンドで制御される。図 5 では、それらの同様な構成に対し、図 3 及び図 4 に示される符号と同じ符号が付される。

[0020]

上記の複合 I / O カード 3 O O では、メモリュニット 3 1 の H I M 1 1 と I / O ユニット 3 2 の H I M 2 1 とが共通のデータゲート 4 D とコマンドゲート 4 C とへ、次のように結線される。

データ入力パッファ 5 Dの出力は、メモリユニット 3 1 の H I M 1 1 と I / O ユニット 3 2 の H I M 2 1 と の 両 方 の テータ 入 力 ポート I n へ 入 力 さ れ る。

両ユニットのHIM11と21とのそれぞれのデータ出力ポート 〇 p の出力は、ワイヤード O R (Wired-O R)を通し、単一の信号としてデータ出力パッファ 6 D の入力端へ入力される。

両ユニットのHIM11と21とのそれぞれのデータストロープ出力ポートCDの出力は、ワイヤードORを通し、単一の信号としてデータ出力パッファ 6 Dのストロープ入力端へ入力される。

[0021]

コマンド入力パッファ 5 C の出力は、両ユニットのH I M 1 1 Y 2 1 Y 2 の両方のコマンド入力ポート I_C へ入力される。

両ユニットのHIM11と21とのそれぞれのレスポンス出力ポート〇c の出力は、ワイヤードORを通し、単一の信号として、レスポンス出力パッファ 6 Cの入力端へ入力される。

両ユニットのHIM11と21とのそれぞれのレスポンスストロープ出力ポート C c の出力は、ワイヤート O R を通し、単一の信号として、レスポンス出力パッファ 6 C のストロープ入力端へ入力される。

[0022]

ホストHは従来のスロットを通し、複合 I / O カード 3 0 0 をメモリカード 1 0 0 と I / O カード 2 0 0 と同様な一枚の I C カードとして制御する。

第一のモードでは、複合 I / O カード 8 0 0 には単一のカードアドレスが割り当てられる。 されにより、メモリユニット 8 1 と I / O ユニット 8 2 とはいずれも共通のカードアドレスでアクセスされる。ホストHのコマンドが両ユニットのHIM11と21とへ入力されるとき、されざれのHIMは互いに独立して同じコマンドを解読する。

[0023]

ホストHにより発行されるコマンドには、メモリカード100とI / 〇カード200とで 共通するものと異なるものとがある。

例えば、ホストHが両カードの共通コマンドを発行するとき、二つのHIM11と21とはされぞれの状態に応じたレスポンスを送出する。ここで、二つのHIM11と21とのされぞれの状態は一般に異なる。従って、それらのレスポンスは一般に異なる。

その他に、例えば、ホストHがメモリカード100専用コマンドを発行するとき、メモリ

10

20

30

40

ユニット 3 1 の H I M 1 1 は コマンド 受信 成功 を 示 す レ スポンス (A C K) を 送出 し、 I / O ユニット 3 2 の H I M 2 1 は コマンド 受信 失敗 を 示 す レ スポンス (N A K) を 送出 す る。 ホスト H が I / O カード 2 0 0 専用 コマンド を 発行 す る と き、 メモリュニット 3 1 の H I M 1 1 は N A K を 送出 し、 I / O ユニット 3 2 の H I M 2 1 は A C K を 送出 す る。

[0024]

上記のICカードとホストHとの間でのコマンド/レスポンス通信は、クロック線CLK上のクロックと同期して行われる。従って、両ユニットのHIM11と21とのレスポンスが異なるとき、それらのHIMの間で競合が生じる。

この競合を解消するには、例えば、いずれかのHIMにレスポンスを抑制させれば良い。しかし、そのとき、レスポンスを抑制したHIMのコマンド入力ポートI_Cへ、他方のHIMのレスポンスが、コマンド入力パッファ5Cを通し入力される。それぞれのユニットのHIMは、レスポンスの抑制時、コマンド入力ポートI_Cへ入力された信号をコマンドとみなし、解読を試みる。その結果、本来不要なコマンド解読動作が頻発し、HIMによるデータ処理速度を低減させた。

[0025]

HIMのデータ入力ポートIDについても同様な障害があった。すなわち、一方のHIMのデータ出力ポートODがら送出されたデータが、データ入力パッファ 5 Dを通し、他方のHIMのデータ入力ポートIDへ入力された。そのデータはその他方のHIMにとってノイズに過ぎない。第一のモードでは、データ転送と並行しコマンド/レスポンス通信が一般に実行される。上記ノイズは例えば、そのコマンド/レスポンス通信処理を妨けるおされがあった。

[0026]

第二のモードでは、上記のICカードと同様に、データ線DATの一本が上り方向信号線として利用され、コマンド線CMDが下り方向信号線として利用される。

下り方向信号線CMDを通し、ホストHから複合 I / O カード 3 0 0 ヘデータヌはコマンドが伝送されるとき、それらはコマンド入力パッファ 5 Cを通し、両ユニットのHIM11と 2 1 とのコマンド入力ポート I c へ入力される。

一方、 やれぞれのユニットのHIM11と21とのデータ出力ボート〇 D から送出されたデータ又はレスポンスは、データ出力パッファ6 D 及び上り方向信号線 D ATを通しホストHへ伝送される。ここで、二つのHIM11と21とのされぞれから同時に送出された信号はトライステート出力パッファ6 D の入力前にワイヤード O Rを通るので、 せこでは 第一のモードとは 異なり、 その衝突がデータとレスポンスとの間で生じ、データを損なうおそれがあった。 従って、 両信号間の調停を、第一のモードより更に確実に実行しなければならなかった。 その上、 その調停を迅速に実行し、データ転送速度を高く維持しなければならなかった。

[0027]

本発明は、ホストとの間のパスを共用する二以上の入出力装置の複合であり、データ転送速度を高く維持しつつ、それぞれの装置の出力信号による他方の装置の入出力処理に対する妨害を抑制することで、データ通信に対し高い信頼性を確保する入出力装置、の提供を目的とする。

[0028]

【課題を解決するための手段】

本発明の一つの観点による複合入出力装置は、

(A) ホストと第一の機能部との間で交換される信号を中継するための第一のホストインタフェース:

(B) ホストと第二の機能部との間で交換される信号を中継するための第二のホストインタフェース:

(C) 第一のホストインタフェースと第二のホストインタフェースとをそれぞれホストへ接続し、それらのホストインタフェースにより共用される双方向信号線を含むパス:及び、

10

20

30

40

20

30

50

(D) 第一のホストインタフェースと第二のホストインタフェースとの内、一方のホストインタフェースがら上記の双方向信号線への信号の出力時、その双方向信号線から他方のホストインタフェースへの信号の入力を遮断するための入力遮断部: を有する。

[0029]

上記の複合入出力装置では、一方のホストインタフェースから双方向信号線への出力信号が他方のホストインタフェースへ入力されない。従って、一方のホストインタフェースによる信号出力時、他方のホストインタフェースへ入力されるノイズが低減する。その結果、ノイズの判別に要するホストインタフェースの負荷が軽減し、更に-ノイズによる誤動作を回避できる。

[0030]

上記の複合入出力装置では、

- (A) ストロープ信号に従い、入力信号を双方向信号線へ出力し、又は遮断するためのトライステート出力パッファ、を上記の複合入出力装置が有し:
- (C) 入力遮断部が、
- (の) 双方向信号線がら信号を入力するための共通入力端子、
- (b) トライステート出力パッファへ信号を出力するための共通出力端子、
- (c) トライステート出力パッファヘストロープ信号を出力するための共通ストロープ 出力端子、
- (d) 第一のホストインタフェースの出力端子からの信号と第二のホストインタフェースの出力端子からの信号との論理和を計算し、 その計算結果を共通出力端子へ出力するための第一の論理和演算部、
- (e) 第一のホストインタフェースからのストロープ信号と第二のホストインタフェースからのストロープ信号との論理和を計算し、その計算結果を共通ストロープ出力端子へ出力するための第二の論理和演算部、
- (f) 第二のホストインタフェースからのストロープ信号に応じ、共通入力端子から第一のホストインタフェースの入力端子への信号を遮断するための第一のマスク、及び、(分) 第一のホストインタフェースからのストロープ信号に応じ、共通入力端子から第二のホストインタフェースの入力端子への信号を遮断するための第二のマスク、を含んでも良い。

[0031]

ここで、それぞれの論理和演算部はワイヤードORであっても良い。その他にOR案子であっても良い。更に、それぞれのマスクは好ましくはAND素子を含む。

上記の複合入出力装置では、一方のホストインタフェースによる信号出力時、他方のホストインタフェースによる信号入力の遮断に対し、ホストインタフェースがらトライステート出力パッファへのストロープ信号が利用される。 それにより、上記の信号入力の遮断を、例えば論理索子による簡単な構成で、確実にかっ迅速に実現できる。

[0032]

本発明の別の観点による複合入出力装置は、

- (A) ホストと第一の機能部との間で交換される信号を中継するための第一のホストインタフェース:
- (B) ホストと第二の機能部との間で交換される信号を中継するための第二のホストインタフェース:
- (C) 第一のホストインタフェースと第二のホストインタフェースとをそれぞれホスト 、 大接続し、それらのホストインタフェースにより共用される信号線を含むパス:及び、
 - (D) 第一のホストインタフェースと第二のホストインタフェースとの内、一方のホストインタフェースから上記の信号線への信号の出力時、他方のホストインタフェースから

その信号線への信号を遮断するための出力調停部:

を有する。

[0033]

上記の複合入出力装置では、二つのホストインタフェースが共通の信号線への信号出力について競合するとき、出力調停部が一方の出力信号を遮断する。それにより、両方の出力信号の衝突が確実に回避されるので、データ出力に対する信頼性が高い。

[0034]

上記の複合入出力装置では、

(A) 第一のホストインタフェースと第二のホストインタフェースとのされぞれが、ホストとの間で交換される信号のための出力端子、及び、その信号の出力を通知するストロープ信号を出力するためのストロープ出力端子、を含み:

10

(B) 出力調停部が、

(の) 上記の信号線へ信号を出力するための共通出力端子、

(6) 第二のホストインタフェースからのストロープ信号に応じ、第一のホストインタフェースの出力端子から共通出力端子への信号を遮断するための第三のマスク、

(c) 第一のホストインタフェースからのストロープ信号に応じ、第二のホストインタフェースの出力端子から共通出力端子への信号を遮断するための第四のマスク、及び、

(d) 第三のマスクを通過した第一のホストインタフェースの出力端子から共通出力端子への信号と、第四のマスクを通過した第二のホストインタフェースの出力端子から共通出力端子への信号との論理和を計算し、その計算結果を共通出力端子へ出力するための第三の論理和演算部、

20

を含んでも良い。

[0035]

ここで、それぞれのマスクは、好ましくはAND素子を含む。更に、第三の論理和演算部はワイヤードORであっても良い。その他に、OR素子であっても良い。

上記の複合入出力装置では、それぞれのホストインタフェースが信号出力時、ストロープ信号を出力する。二つのホストインタフェースの間での信号出力に対する調停ではそのストロープ信号が利用される。それにより、上記の調停を、例えば論理素子による簡単な構成で、確実にかつ迅速に実現できる。

[0036]

30

【発明の実施の形態】

以下、本発明の最適な実施の形態について、その好ましい実施例を挙げ、図面を参照しつ つ説明する。

[0037]

《実施例1》

図1は、本発明の実施例1による複合I/Oカード10について、ホストHとの間のデータ交換を示すプロック図である。

この複合 I / O カード 1 0 はパス 8 でホストHと接続される。パス 3 は、少なくとも一本のデータ線 D A T、クロック線 C L K、電源線 V D D、グラウンド線 V S S、及びコマンド線 C M D を含む。図 1 では複合 I / O カード 1 0 のみが示されるが、パス 3 へはその他の同様な I C カードが同時に接続されても良い。

40

50 :

複合 I /O カード10はホストHから、電源線VDDとグラウンド線VSSとを通し、電力を供給される。

[0038]

複合 I / O カード10はメモリユニット1と I / Oユニット2とを有する.

メモリュニット 1 はメモリ部 1 2 を含む。メモリ部 1 2 はフラッシュメモリとその入出力制御用のコントローラとを持つ。メモリ部 1 2 は、ホストHのコマンドに従い、ホストHからのデータをフラッシュメモリへ記憶し、又は、フラッシュメモリに記憶されたデータをホストHへ提供する。

I/Oユニット 2 は内部の様々な機能部、又は外部の様々な精報処理機器へホストHを接

20

30

50

続するためのインタフェースとして機能する。例えば、「/〇ユニットとは無線通信部と 2Aと撮像部と2Bとを含む。無線通信部と2Aは、例えば外部の無線しANへホストH を接続し、無線しANとホストHとの間の無線によるデータ交換を実現する。撮像部と2 Bは例えばCCD等の撮像素子を含み、外部から取り入れた光学像を画像信号へ変換し、 ホストHへ提供する。その他に、「/〇ユニットとは、例えば外部の携帯電話へ接続され 、ホストHによる携帯電話網へのアクセスを可能にしても良い。更に、例えば外部のディ ジタルカメラへ接続され、その画像データをホストHへ提供しても良い。

[0039]

メモリユニット1とI/Oユニット2とはやれでれ、同様な構成のホストインタフェースモジュール(HIM)11と21とを含む。それぞれのHIMは、データ入力遮断部7Dとデータゲート4Dとを通し共通のデータ線DATへ結線され、コマンド入力遮断部7Cとコマンドゲート4Cとを通し共通のコマンド線CMDへ結線される。更に、共通のクロック線CLKへ結線される。

せれらのHIMとホストHとはテータ線DATとコマンド線CMDとを通し、同期通信で データを交換する。すなわち、クロック線CLKを通しホストHから送出されたクロック と同期し、信号が送受信される。

[0040]

実施例1による複合 I / O カード 1 O の通信モードは、従来の I C カードでの第一のモードに相当する。その通信モードでは、データ線 D A T とコマンド線 C M D とがそれぞれ双方向信号線として利用される。それにより、両信号線上のデータ通信が一般に並行する。データ線 D A T では、ホストHと、メモリ部 1 2、無線通信部 2 2 A、又は撮像部 2 2 Bとの間で交換されるデータが伝送される。そのときデータは、データ線 D A T の いずれがを通しシリアルに、又はデータ線 D A T の全てを通しパラレルに転送される。

コマンド線CMDでは、ホストHから、メモリュニット1のHIM11、又はI/Oュニット2のHIM21へのコマンド、及びせのコマンドに対するサれぞれのHIMのレスポンスが伝送される。

[0041]

データゲート4Dはデータ入力パッファ5Dとデータ出力パッファ6Dとを含む。ここで、データ出力パッファ6Dはトライステート出力である。

データ入力遮断部7Dは、第一のデータ入力マスク7D1、第二のデータ入力マスク7D2、データ出力OR7DO、及びデータストロープOR7DCを含む。ここで、それぞれのデータ入力マスクは好ましくはAND回路であり、データ出力OR7DOとデータストロープOR7DCとはそれぞれOR回路である。

[0042]

データ線 D A T 、データゲート 4 D 、データ入力遮断部 7 D 、及び両ユニットの H I M 1 1 と 2 1 は、 され され次のように接続される。

データ線 D A T はデータ入力パッファ 5 D の入力端へ 結線される。データ入力パッファ 5 D の出力端は、第一のデータ入力マスク7 D 1 と第二のデータ入力マスク7 D 2 とのせれせれの入力端へ結線される。第一のデータ入力マスク7 D 1 の出力端は、メモリュニット 1 の H I M 1 1 のデータ入力ポート I D へ結線される。第二のデータ入力マスク7 D 2 の出力端は I / O ユニット 2 の H I M 2 1 の データ入力ポート I D へ 結線される。

[0043]

両ユニットのHIM11と21とのそれぞれのデータ出力ポート 〇 _D はデータ出力 〇 R 7 D O の入力端へ結線される。データ出力 O R 7 D O の出力端はデータ出力 パッファ 6 D の入力端へ結線される。こうして、両ユニットのHIM11と21とから出力されたデータの O R がデータ出力 パッファ 6 D へ入力される。

[0044]

メモリュニット 1 の H I M 1 1 の テータストロープ 出 カポート C D は 、 第 二 の テータ 入 カマスク 7 D 2 と テータストロープ O R 7 D C と の それ ぞれ の 入 力 端 へ 結 線 され る 。 で こ で 、 第 二 の データ 入 カ マ ス ク 7 D 2 は 、 メモリュニット 1 の H I M 1 1 の テータ ストロープ

20

40

50

出力ポートCpの電位(データストロープ信号)を負論理で入力する。それにより、メモリュニット1のHIM11のデータストロープ信号が高電位(Hレベル)であるとき、第二のデータ入力マスク7D2の出力が低電位(Lレベル)に固定される。こうして、データ入力パッファ5DからI/Oユニット2のHIM21のデータ入力ポートIpへの信号が遮断される。

[0045]

I/Oユニット2のHIM21のデータストロープ出力ポートC』は、第一のデータ入力マスク7D1とデータストロープOR7DCとのやれぞれの入力端へ結線される。ここで、第一のデータ入力マスク7D1はI/Oユニット2のHIM21のデータストロープ信号を負論理で入力する。それにより、I/Oユニット2のHIM21のデータストロープ信号がHレベルであるとき、第一のデータ入力マスク7D1の出力がLレベルに固定される。こうして、データ入力パッファ5Dからメモリユニット1のHIM11のデータ入力ポートIDへの信号が遮断される。

[0046]

データストロープOR7DCの出力端はデータ出力パッファ6Dのストロープ入力端へ結線される。データ出力パッファ6Dの出力端はデータ線DATへ結線される。こうして、両ユニットのHIM11と21との少なくともいずれかのデータストロープ信号がHレベルであるとき、データ出力パッファ6Dはデータをデータ線DATへ送出する。

[0047]

コマンドゲート4Cは、コマンド入力パッファ 5 C とレスポンス出力パッファ 6 C とを含む。ここで、レスポンス出力パッファ 6 C はトライステート出力である。

コマンド入力遮断部7Cは、第一のコマンドマスク7C1、第二のコマンドマスク7C2、レスポンスOR7CO、及びレスポンスストロープOR7CCを含む。ここで、それでれのコマンドマスクは好ましくはAND回路であり、レスポンスOR7COとレスポンスストロープOR7CCとはそれぞれOR回路である。

[0048]

コマンド線CMD、コマンドケート4C、コマンド入力遮断部7C、及び両ユニットのHIM11と21は、それぞれ次のように接続される。

コマンド線CMDはコマンド入力パッファ 5 Cの入力端へ結線される。コマンド入力パッファ 5 Cの出力端は、第一のコマンド入力マスク7C1と第二のコマンド入力マスク7C2とのされぞれの入力端へ結線される。第一のコマンド入力マスク7C1の出力端はメモリュニット1のHIM11のコマンド入力マスク7C2の出力端はI/Oユニット2のHIM21のコマンド入力ボートIcへ結線される。

[0049]

両ユニットのHIM11と21とのそれぞれのレスポンス出力ポート〇cはレスポンスOR7COの入力端へ結線される。レスポンスOR7COの出力端はレスポンス出力パッファ6Cの入力端へ結線される。こうして、両ユニットのHIM11と21とから出力されたレスポンスのORがレスポンス出力パッファ6Cへ入力される。

[0050]

メモリュニット 1 の H I M 1 1 の レスポンスストロープ 出力ポート C c は、 第二のコマンド入力マスク7 C 2 とレスポンスストロープ O R 7 C C との せれ せれの入力 端へ 結線 される。 ここで、 第二のコマンド入力マスク7 C 2 は、 メモリュニット 1 の H I M 1 1 のレスポンスストロープ 信号) を 負論理で入力する。 せれにより、 メモリュニット 1 の H I M 1 1 の レスポンスストロープ 信号 が H レ ペルであるとき、 第二のコマンド入力マスク7 C 2 の 出力が L レ ペル に 固定される。 こうして、 コマンド入力パッファ 5 C か ら I / O ユニット 2 の H I M 2 1 の コマンド入力ポート I c への 信号が 遮断 される。

[0051]

I / O ユニット 2 の H I M 2 1 のレスポンスストロープ出力ポートCc は、第一のコマン

30

40

50

F入力マスク7C1とレスポンスストロープOR7CCとのせれぞれの入力端へ結線される。ここで、第一のコマンド入力マスク7C1は I / O ユニット 2 の H I M 2 1 のレスポンスストロープ信号を負論理で入力する。それにより、 I / O ユニット 2 の H I M 2 1 のレスポンスストロープ信号が H レベルであるとき、第一のコマンド入力マスク7C1の出力がレレベルに固定される。こうして、コマンド入力パッファ 5 C からメモリユニット 1 の H I M 1 1 の コマンド入力ポート I C への信号が 遮断される。

[0052]

レスポンスストロープOR7CCの出力端はレスポンス出力パッファ6Cのストロープ入力端へ結線される。レスポンス出力パッファ6Cの出力端はコマンド線CMDへ結線される。こうして、両ユニットのHIM1Tと21との少なくともいずれかのストロープ信号がHレベルであるとき、レスポンス出力パッファ6Cはレスポンスをコマンド線CMDへ送出する。

[0053]

以下、ホストHがメモリユニット1のメモリ部12に対しデータ読み出し命令を発行したときを想定し、上記の複合I/Oカード10内での信号の流れを説明する。複合I/Oカード10では、メモリユニット1のHIM11とI/Oユニット2のHIM21とが待機状態であり、ホストHからのコマンド入力を待つ。待機状態のHIMでは、データストロープ出力ポートC_Dとレスポンスストロープ出力ポートC_CとがいずれもLレベルに維持される。

[0054]

ホスト日はコマンド線 C M D を通しデータ読み出し命令を送出する。そのデータ読み出し命令はコマンドゲート4 C のコマンド入力パッファ 5 C を通し、コマンド入力遮断部7 C 内の二つのコマンド入力マスク7 C 1 と7 C 2 とへ入力される。そのとき、両ユニットのHIM11と21とのレスポンスストロープ出力ポート C c が、いずれもしレベルである。従って、第一のコマンド入力マスク7 C 1 と第二のコマンド入力マスク7 C 2 との両方がデータ読み出し命令を通過させる。それにより、データ読み出し命令が両ユニットのHIM11と21とのコマンド入力ポートI c へ入力される。

[0055]

両ユニットのHIM11と21とは互いに独立に、そのデータ読み出し命令をそれぞれ解読する。

ここで、ホストHは複合 I / O カード 1 O を一枚の I C カードとして認識する。特に、メモリユニット 1 と I / O ユニット 2 とを共通のアドレスでアクセスする。従って、上記のデータ読み出し命令はその宛先アドレスだけからは、メモリユニット 1 用又は I / O ユニット 2 用のいずれかを識別できない。

しかし、メモリュニット1用のデータ読み出し命令/書き込み命令は従来のメモリカード用のものと同じであり、I/Oユニット2用のデータ読み出し命令/書き込み命令は従来のI/Oカード用のものと同じである。従って、されざれのコマンド識別精報が異なる。 され故、上記のデータ読み出し命令がメモリュニット1用であることを、されざれのHIMは他のHIMとは独立に解読できる。

[0056]

上記のデータ読み出し命令がメモリユニット1用であることが正常に解読されたとき、メモリユニット1のHIM11はコマンドの正常受信を示すレスポンス(ACK)をレスポンス出力ポート〇c から送出する。それと同時に、レスポンスストロープ信号をHレベルにアサートする。一方、I/Oユニット2のHIM21はレスポンスを抑制し、レスポンス出力ポート〇c とレスポンスストロープ出力ポートCc とを共にLレベルに維持する。【0057】

メモリュニット1のHIM11のレスポンスはレスポンスOR7COを通し、レスポンス出力パッファ6Cの入力端へ入力される。そのとき、レスポンス出力パッファ6Cのストロープ入力端は、レスポンスストロープOR7CCを通しレスポンスストロープ信号を入力し、Hレベルにアサートされる。従って、レスポンス出力パッファ6Cはレスポンスを

コマンド線CMDへ送出する。こうして、メモリユニット1のHIM11からホストHへ、データ読み出し命令のレスポンス(ACK)が送出される。

[0058]

そのとき、レスポンス出力パッファ 6 C からコマンド 線 C M D へ送出されたレスポンスは、コマンド入力パッファ 5 C を通し、第一のコマンド入力マスク 7 C 1 と第二のコマンド入力マスク 7 C 2 とへも届く。

I/Oユニット2のHIM21のレスポンスストロープ出力ポートCcはLレベルに維持されるので、第一のコマンド入力マスク7C1はレスポンスを、メモリユニット1のHIM11のコマンド入力ポートIcへ送出する。ここで、レスポンスズトロープ信号がHレベルにアサートされるので、メモリユニット1のHIM11はコマンド入力ポートIcへ入力されたレスポンスを自身から送出されたものと同定する。それにより、メモリユニット1のHIM11は例えば、送出したレスポンスと実際にコマンド線CMD上へ送出されたレスポンスとを比較できる。

[0059]

ー方、メモリユニット1のHIM11のレスポンスストロープ出力ポートCcがらHレベルのレスポンスストロープ信号を入力するので、第二のコマンド入力マスク7C2はレスポンスを遮断する。その結果、I/Oユニット2のHIM21のコマンド入力ポートIcへはレスポンスが入力されない。こうして、メモリユニット1のHIM11のレスポンスが1/Oユニット2のHIM21の動作を妨げない。

[0060]

レスポンスの送出から所定時間後、メモリユニット1はメモリ部12からホストHへのデータ転送を開始する。そのデータは、例えば所定サイズのパケットごとに、メモリユニット1のHIM11のデータ出力ポートODから送出される。それと同時に、メモリユニット1のHIM11のデータストロープ信号がHレベルにアサートされる。一方、I/Oユニット2のHIM21では、データ出力ポートODとデータストロープ出力ポートCDとが共にLレベルに維持される。

[0061]

メモリュニット 1 のHIM1 1 から送出されたデータは、データ出力OR7DOを通し、データ出力パッファ 6 Dの入力端へ入力される。そのとき、データ出力パッファ 6 Dのストロープ入力端は、データストロープ 0 R7DCを通しHレベルのデータストロープ 信号を入力するので、Hレベルにアサートされる。従って、データ出力パッファ 6 Dはデータをデータ線DATへ送出する。こうして、メモリユニット 1 のHIM11 からホストHへデータが送出される。

[0062]

そのとき、データ出力パッファ 6 D からデータ線 D A T へ送出されたデータは、データ入力パッファ 5 D を通し、第一のデータ入力マスク7 D 1 と第二のデータ入力マスク7 D 2 とへも届く。

[0063]

一方、メモリユニット1のHIM11のデータストロープ信号はHレベルにアサートされるので、第二のデータ入力マスク7D2はデータを遮断する。 その結果、I/Oユニット2のHIM21のデータ入力ポートI_Dへはデータが入力されない。こうして、メモリユニット1のHIM11の出力データがI/Oユニット2のHIM21の動作を妨げない。

以上のように、実施例1による複合 I / O カード10では、一方のユニットのHIMがレ

20

30

40 :

スポンスを送出するとき、そのHIMのレスポンスストロープ信号を利用し、コマンド入力遮断部7Cが他のHIMによるそのレスポンスの入力を防ぐ。同様に、一方のユニットのHIMがデータを送出するとき、そのHIMのデータストロープ信号を利用し、データ入力遮断部7Dが他のHIMによるそのデータの入力を防ぐ。こうして、一方のHIMから送出された信号による他のHIMの動作に対する妨害が抑制される。それにより、それでれのHIMによるデータ通信が高い信頼性を確保できる。

[0065]

更に、上記のコマンド入力遮断部7C及ひデータ入力遮断部7Dはいずれも、AND回路 とOR回路とにより比較的簡単に構成される。従って、回路規模を小さく維持できると共 に、高速なデータ処理を確保できる。

10

[0066]

《実施例2》

図2は、本発明の実施例2による複合 I / Oカード20について、ホストHとの間のデータ交換を示すプロック図である。

この複合 I / O カード 2 0 は実施例 1 による複合 I / O カード 1 0 と比べ、データ入力遮断部 7 D に代えデータ出力調停部 8 D を有し、コマンド入力遮断部 7 C に代えデータ入力分岐部 8 C を有する。その他の部分については、両実施例は共通する。従って、図 2 ではせれらの共通部分に対し、図 1 での符号と同じ符号を付す。更に、それらの共通部分に対する説明は、実施例 1 のものを援用する。

[0067]

20

30

実施例2による複合I/Oカード20の通信モードは、従来のICカードでの第二のモードに相当する。その通信モードでは、データ線DATが上り方向信号線として利用され、コマンド線CMDが下り方向信号線として利用される。それによりデータの送受信が一般に並行する。

データ線DATでは、メモリユニット1のHIM11又はI/Oユニット2のHIM21 からホストHへ向けてのみ、信号が伝送される。そのとき、信号は例えば、データ線DA Tのいずれかを通しシリアルに伝送される。

コマンド線CMDでは、ホストHからメモリュニット1のHIM11又はI/Oュニット 2のHIM21へ向けてのみ、信号がシリアルに伝送される。

データ線DAT及びコマンド線CMD上の信号は、コマンド/レスポンス及びデータを含む。

[0068]

メモリユニット1のHIM11及ひI/〇ユニット2のHIM21はいずれも、データ出力ポート〇 $_{\rm D}$ 、データストロープ出力ポートС $_{\rm D}$ 、及びコマンド入力ポートI $_{\rm C}$ だけを使用する。

データゲート4Dではデータ出力パッファ6Dだけが使用される。データ入力パッファ5Dと両ユニットのHIM11と21との接続は、データ出力調停部8D内で切断される。更に、データ出力パッファ6Dのストロープズカ端は、例えばデータ出力調停部8DによりHレベルに維持される。それにより、データ出力パッファ6Dは、実質上常にデータを通過させる。

40

[0069]

コマンドゲート4 Cではコマンド入力パッファ 5 C だけが使用される。レスポンス出力パッファ 6 C と両ユニットのH I M 1 1 と 2 1 との接続は、データ入力分岐部 8 C 内で切断される。一方、コマンド入力パッファ 5 C の出力端は、両ユニットのH I M 1 1 と 2 1 とのせれ でれのコマンド入力ポート I C へ 結線される。

[0070]

データ出力調停部7Dは、第一のデータ出力マスク81、第二のデータ出力マスク82、 及びデータ出力OR80を含む。ここで、それぞれのデータ出力マスクは好ましくはAN D回路であり、データ出力OR80はOR回路である。

[0071]

データ線DAT、データゲート4D、データ出力調停部8D、及び両ユニットのHIM1 1と21は、それぞれ次のように接続される。

[0072]

I/Oユニット2のHIM21のデータ出力ポートODとメモリユニット1のHIM11のデータストロープ出力ポートCDとは、第二のデータ出力マスク82の入力端へ結線される。ここで、第二のデータ出力マスク82はメモリユニット1のHIM11のデータストロープ信号を負論理で入力する。それにより、メモリユニット1のHIM11のデータストロープ信号がHレベルであるとき、第二のデータ出力マスク82の出力がレレベルに固定される。こうして、I/Oユニット2のHIM21のデータ出力ポートODからの信号が遮断される。

[0073]

二つのデータ出力マスク81と82との出力端はデータ出力OR80の入力端へ結線される。データ出力OR80の出力端はデータ出力パッファ6Dの入力端へ結線される。こうして、二つのデータ出力マスク81と82との出力のORがデータ出力パッファ6Dへ入力され、更に、データ線DATを通し、ホストHへ送出される。

[0074]

以下、ホストHがメモリユニット1のメモリ部12に対しデータ読み出し命令を発行したときを想定し、上記の複合I/Oカード20内での信号の流れを説明する。複合I/Oカード20では、メモリユニット1のHIM11とI/Oユニット2のHIM21とが待機状態であり、ホストHからのコマンド入力を待つ。待機状態のHIMでは、データストロープ出力ポートCDがLレベルに維持される。

[0075]

ホスト日はコマンド線CMDを通し、データ読み出し命令を送出する。そのデータ読み出し命令はコマンドゲート4Cのコマンド入力パッファ5Cを通しデータ入力分岐部8Cへ入力され、そこで二つに分岐される。分岐されたコマンドはそれぞれ、両ユニットのHIM11と21とのコマンド入力ポートI_Cへ入力される。

[0076]

両ユニットのHIM11と21とは互いに独立に、そのデータ読み出し命令をそれぞれ解 読する。

ここで、ホストHは複合 I / O カード 2 O を一枚の I C カード 2 して認識する。例えば、データ線 D A T の内、上記の上り方向信号線 2 して利用されるもの以外の一本をカード選択信号線 2 して利用する。ホストHは複合 I / O カード 2 O のカード 選択信号線をアサートし、データ通信の相手として指定する。従って、上記のデータ読み出し命令はその宛先アドレスを一般に含まない。

しかし、メモリュニット1用のデータ読み出し命令/書き込み命令は従来のメモリカード用のものと同じであり、I/Oュニット2用のデータ読み出し命令/書き込み命令は従来のI/Oカード用のものと同じである。従って、それぞれのコマンド識別情報が異なる。それ故、上記のデータ読み出し命令がメモリュニット1用であることを、それぞれのHIMは他のHIMとは独立に解読できる。

[0077]

上記のデータ読み出し命令がメモリユニット1用であることが正常に解読されたとき、メモリユニット1のHIM11はACKを、データ出力ポート〇gがら送出する。それと同時に、データストロープ信号をHレベルにアサートする。

10

20

30

40

20

30,

40

50

ー方、 I / O ユニット 2 の H I M 2 1 は、 コマンドの 受信エラーを示すレスポンス(N A K) を、 データ出力ポート O D から送出する。 但し、 データストロープ出力ポート C D は L D D D に 維持する。

[0078]

メモリュニット 1 の H I M 1 1 の レスポンス (A C K) が 第 ー の デー タ 出 カ マ ス ク 8 1 へ 入 カ さ れ る と き 、 I / O ユニット 2 の H I M 2 1 の デー タ ス ト ロ ー プ 信 号 は L レ ペ ル で あ る 。 従 っ て 、 メ モ リ ユ ニ ット 1 の H I M 1 1 の レ ス ポ ン ス は 第 ー の デ ー タ 出 カ マ ス ク 8 1 を 通 過 し 、 デ ー タ 出 カ O R 8 0 へ 入 カ さ れ る 。

せの結果、メモリユニット 1 の H I M 1 1 の レスポンス (A C K) だけが、データ出力 O R 8 0、データ出力 パッファ 6 D、及びデータ線 D A T を順に通り、ホスト H へ送出される。

こうして、両ユニットのHIM11と21との間でそれぞれのレスポンスについて競合が生じるとき、データ出力調停部8Dによりレスポンス同士の衝突が回避される。

[0079]

レスポンスの送出から所定時間後、メモリユニット1はメモリ部12からホストHへのデータ転送を開始する。そのデータは、例えば所定サイズのパケットごとに、メモリュニット1のHIM11のデータ出力ポートODから送出される。それと同時に、メモリュニット1のHIM11のデータストロープ信号がHレベルにアサートされる。一方、I/Oュニット2のHIM21では、データストロープ信号がLレベルに維持される。

[080]

メモリュニット 1 の H I M 1 1 の \overline{r} ー ρ 出 カポート O_D か ら 送出 され た \overline{r} ー ρ は、 第 ー の \overline{r} ー ρ 出 カ \overline{r} マスク 8 1 へ 入 カ され \overline{r} る。 その と \overline{r} 、 \overline{r} (\overline{r}) \overline{r} と \overline{r} の \overline{r} 日 \overline{r} 信 号 は \overline{r} し \overline{r} へ \overline{r} に 維持 され \overline{r} の \overline{r} 、 上記 の \overline{r} ー \overline{r} は 第 ー の \overline{r} ー \overline{r} と \overline{r} 出 力 \overline{r} の \overline{r} と \overline{r} の \overline{r} と \overline{r} の \overline{r} の \overline{r} と \overline{r} の \overline{r} の \overline{r} と \overline{r} の \overline{r} と \overline{r} の \overline{r} と \overline{r} の \overline{r} の \overline{r} と \overline{r} の \overline{r} の \overline{r} と \overline{r} と \overline{r} の \overline{r} の \overline{r} と \overline{r} の \overline{r} の \overline{r} と \overline{r} の \overline{r} の \overline{r} の \overline{r} の \overline{r} と \overline{r} の $\overline{r$

一方、メモリユニット1のHIM11のデータストロープ信号はHレベルにアサートされるので、I/Oユニット2のHIM21のデータ出力ポートOD から送出される信号は、第二のデータ出力マスク82で遮断される。それにより、両ユニットのHIM11と21とのそれでれのデータ出力ポートODから送出されるデータが、データ出力パッファ6Dで相互に衝突しない。

せの結果、メモリユニット1のHIM11のデータ出力ポート〇 D から送出されたデータが、データ出力OR80、データ出力バッファ6 D 、 及びデータ線 D A T を順に通過し、ホストHへ送出される。

[0.081]

以上のように、実施例2による複合I/Oカード20では、両ユニットのHIM11221とがホストHへ向けて送出される信号について競合するとき、それぞれのHIMのストロープ信号を利用し、データ出力調停部8DがいずれかのHIMの信号を遮断する。こうして、両方のHIMから送出された信号同士の衝突が回避され、特に衝突によるデータの損傷が防止される。それにより、それぞれのHIMによるデータ通信が高い信頼性を確保できる。

[0082]

更に、上記のデータ出力調停部8DはAND回路とOR回路とにより比較的簡単に構成される。従って、回路規模を小さく維持できると共に、高速なデータ処理を確保できる。 【0083】

実施例2では、データ線DATが上り方向信号線として使用されるとき、そのデータ線DATへの信号出力についての競合が、データ出力調停部8Dにより確実に解消される。その他に、データ線DATが双方向信号線として使用されるとき、そのデータ線DATへの

信号出力について、上記と同様な調停が行われても良い。

[0084]

上記の実施例はそれぞれ単独の通信モードで機能する。しかし、単一の複合I/Oカードが、実施例1によるデータ入力遮断部7Dとコマンド入力遮断部7Cと同様な機能部、及び実施例2によるデータ出力調停部8Dとデータ入力分岐部8Cと同様な機能部を共に含み、それらの機能部を、メモリユニット1のHIM11とI/Oユニット2のHIM21との通信モードに応じ切り換えて使用しても良い。そのことは当業者であれば、上記の実施例に基づき容易に理解できるであるす。

[0085]

【発明の効果】

本発明による一つの観点による複合入出力装置では、データ通信時、二つのホストインタフェースが共通の双方向信号線を利用する。上記の説明から理解される通り、一方のホストインタフェースによる信号出力時、双方向信号線から他方のホストインタフェースへの入力信号が入力遮断部により遮断される。それにより、一方のホストインタフェースの出力信号が他方のホストインタフェースへは入力されない。従って、他方のホストインタフェースへ入力されるノイズが低減する。その結果、ノイズの判別に要するホストインタフェースの負荷が軽減し、更にノイズによる誤動作を回避できる。こうして、上記の複合入出力装置はデータ通信に対し、高い信頼性を確保できる。

[0086]

上記の複合入出力装置が双方向信号線への出力ゲートとしてトライステート出力パッファを含むとき、それぞれのホストインタフェースは信号出力時、そのトライステート出力パッファに対するストロープ信号をアサートする。上記の複合入出力装置はそのストロープ信号を利用し、一方のホストインタフェースによる信号出力時、他方のホストインタフェースによる信号入力を遮断する。その信号入力の遮断は上記の通り、例えば論理案子による簡単な構成で、確実にかつ迅速に実現できる。

[0087]

本発明による別の観点による複合入出力装置では、データ通信時、二つのホストインタフェースが共通の信号線を利用する。上記の説明から理解される通り、二つのホストインタフェースが共通の信号線への信号出力について競合するとき、出力調停部が一方の出力信号を遮断する。それにより、出力信号同士の衝突が確実に回避される。特に衝突によるデータの損傷を低減できる。こうして、上記の複合入出力装置は、出力信号の確実な調停により、データ通信に対し高い信頼性を確保できる。

[0088]

上記の複合入出力装置では、やれぞれのホストインタフェースが信号出力時、ストロープ信号を出力する。二つのホストインタフェースの間での信号出力に対する調停ではそのストロープ信号が利用される。やれにより、上記の調停を、例えば論理素子による簡単な構成で、確実にかつ迅速に実現でまる。

【図面の簡単な説明】

【図1】本発明の実施例1による複合 I / O カード10について、ホストHとの間のデータ交換を示すプロック図である。

【図2】本発明の実施例2による複合I/Oカード20について、ホストHとの間のデータ交換を示すプロック図である。

【図3】従来のメモリカード100とホストHとの間でのデータ交換を示すプロック図である。

【図4】従来のI/Oカード200とホストHとの間でのデータ交換を示すプロック図で ある。

【図5】従来の複合1/0カード300の内部構成の一例を示すプロック図である。

【符号の説明】

11 メモリユニット1のホストインタフェースモジュール

21 「/Oユニット2のホストインタフェースモジュール

10

20


30 :

άΩ

```
データゲート
4 D
       データ入力パッファ
5 D
       データ出力パッファ
6 D
       コマンドゲート
4 C
       コマンド入力バッファ
5 C
       レスポンス出力パッファ
6 C
       データ入力遮断部
7 D
       第一のデータ入力マスク
7 D 1
       第二のデータ入力マスク
7 D 2
                                                       10
       データ出力OR
7 D O
       データストロープ出力OR
7 D C
       コマンド入力遮断部
7 C
       第一のコマンド入力マスク
7 C 1
7 C 2
       第二のコマンド入力マスク
       レスポンス出力OR
7 C O .
       レスポンスストロープ出力OR
7 C C
3
      パス
       データ線
DAT
        クロック線
CLK
                                                       20
V D D
       電源線
        グラウンド線
V S S
```


【図1】


CMD




コマンド線

[🗵 2]






【図4】



[図5]



フロントページの続き

(72)発明者 岩田 和也

大阪府門真市大字門真1006番地 松下電器産業株式会社内

(72)発明者 中村 清治

大阪府門真市大字門真1006番地 松下電器產業株式会社内

Fターム(参考) 5B014 HC13

5B058 CA28 CA26 KA01 KA04 YA13 YA20

5B077 AA41 HH01